在sdram读中，从发出读指令到得到数据，要经过CAS的延迟，
如果要与其他器件进行接口时（比如处理电路，或并口输出），
一般采用什么方法？我看过资料，分为两类：



1、如果是流式处理数据，可以采用FIFO来平滑sdram
与处理器在时钟速率或时序上的差异；



2、如果不是流式处理数据，可以采用cache，将要用的数据
进行预取，处理器可以直接读取cache中的数据进行处理，消除
掉sdram与处理器中间的延迟时序差异。


对于这种时序差异，是不是一般就是采用一个中间的存储器，来对
它们的时序差异，时钟速率差异来进行平滑？我不太明白，能不能哪位大侠给指点一下！