InTime软件公司推出RTL时序分析工具Time Director，据称它能够帮助IC设计人员在综合、布局和布线前就开发出具有精确时序的RTL代码。Time Director采用逐次改进方法来实现时序收敛，InTime公司主席兼首席技术官George Janac介绍说。 “这是一种用于RTL时序分析的新型工具，我们称之为RTA，”Janac表示，“它可使设计人员在进行综合之前就能进行RTL级的静态时序分析。” 传统上，静态时序分析是在综合后进行的，并且在最终布局完成后还要再做一次，Janac表示。如果一个设计小组的RTL时序不精确，那么在门级使用静态时序分析工具一般都能发现这种偏差，他指出。随后设计人员必须在门级解决这些问题，有时还需要向后追踪到RTL代码以便寻找问题所在，接着再次运行综合才能获得时序收敛。 Time Director可以帮助设计人员开发出更好的RTL代码，使其能够达到最终时序目标的20%以内，InTime公司宣称，在综合和最终布线完成后只留有极少量的时序偏差问题需要在门级解决。他们认为这种方法能够有效缩短整体设计时间。 Janac期望设计人员在RTL级连续运行Time Director，直到达到时序目标的15%以内。“用户进一步完善他们的RTL代码，并再次运行该工具，或者将完善后的RTL代码送给后端工具。这样就可以避免把原始代码直接送给后端工具，然后白白等上三天才发现RTL一开始就不好的情况，”他指出。 InTime销售与行销副总裁Ron Burns表示，Time Director工具的目标用户是那些负责创建ASIC或系统芯片设计中各种模块的单个设计师。“我们认为它将成为设计师桌面上的一种标准工具，就像仿真工具那样，”Burns说。 Janac表示，该工具将在设计师完成各自分配的RTL模块后才使用。那时他们就能将其RTL和Synopsys设计约束文件输入给Time Director工具；Time Director随后会生成一个报告，它类似于Synopsys公司信号完整性工具PrimeTime所产生的那种报告。 Time Director有一个原理图窗口和一个RTL窗口，用户能够在两个窗口间交叉检查一项设计，从而很容易发现问题所在，Janac表示。 为了获取时序信息，该工具采用一种快速物理综合技术将用户的RTL代码转换成时序模型，这样得到的时序精度一般能达到PrimeTime时序结果的20%之内，InTime介绍说。 “该工具不是将设计向下综合到门级，而是向上综合到更高层的模块，”Janac表示，“它所做的锁定翻转设计件(designware)推论与物理综合工具所做的完全相同，但它不用到门级就能获得时序。Time Director也能在门级进行布局，因而它能产生精确的寄生效应以及一个精确的面积估计。”它估计的面积一般在物理综合工具估计的20%之内，Janac指出。 Time Director是一个独立产品，能够与标准的第三方工具套件一起使用。其设计便于它整合进Cadence、Synopsys和Magma等EDA厂商现有的综合和硅虚拟原型流程之中，InTime公司表示。该工具提供适合各种业界标准输出的接口。 Time Director工具的年使用许可费为5万美元。 作者：尚德斌