Nassda公司推出一种融合了静态与动态分析技术的快速时序分析工具Hanex，并声称它是业界第一种可用来对晶体管级时序和串扰进行分析的混合型解决方案。以全定制设计为目标的Hanex能发现组合、时序和动态逻辑中的关键路径。 许多IC设计师都倾向于采用静态而非动态时序分析工具，因为静态分析工具无需测试向量就能提供快速且彻底的验证。但随着设计向130nm以下的工艺发展，只用静态分析工具将无法精确验证串扰等动态效应，Nassda公司行销总监Graham Bell表示。 Hanex能同时在考虑压敏电容、米勒(Miller)电容和非线性输入斜率的情况下模拟一条完整的关键路径。它可以验证时序逻辑的建立－保持时间，并利用动态技术来解决串扰效应。它还能动态模拟时钟网络。“从本质上看，Hanex是一种利用动态方法增强性能的静态时序分析器，”Bell表示，“但从用户的角度看，它是一种不需要测试向量的快速时序分析器。” Hanex能发现和报告最长的路径，并显示信号通过此路径时增加的延时。它报告的是绝对时延，如果用户选择时序检查，它将报告最小和最大的建立与保持时间。它还能为关键路径生成Spice网表。一个可选的串扰分析功能可对接地电容使用动态仿真，而一个并行的信号传播功能则分析相邻网络对电路性能的影响。 Nassda公司产品行销经理Joy Han表示：“Hanex的精确度要优于传统的静态时序分析工具，而且Spice模拟的精确度在2%以内。” 为了能集成到现有的IC设计流程中，Hanex支持各种不同的器件模型和Spice网表格式。它可运行在Unix、Linux和Windows平台上，起价为72,000美元，现已可对外供货。 作者：葛立伟