首页 新闻资讯 技术资料 论坛 网站地图
电源系列 嵌入式开发新闻 数控系统 汽车电子 综合电子技术 存储器 传感控制
电子元器件搜索:
IC库存(8958万) PDF资料(329万) IC价格 IC求购 资讯 技术资料
维库电子市场网是知名的电子元器件交易网站, 为电子生产企业提供IC库存和技术资料查询服务。
位置: 首页 > 详细信息
  窄带信道上静态和动态图像传输的编解码器设计考虑
出处:嵌入式技术网 时间: 2007-11-15

在无线信道上传输图像的设备用途广泛。由于无线信道易受干扰,本文描述了现有网络的信道和传输方法,并应用复杂的图像编码算法,展示了如何以多信号处理器系统为基础,开发用于图像传输的源编解码器。

在数据传输中,无线信道的传输效果在某种程度上可应用FEC技术进行均衡。由于资源有限(如数据率有限),有效信道的编码就成为设计的主要目标。而且,由于单个码元或码元集在源编码数据序列(视频及音频)中对信道误差具有不同的敏感度,因而要设计不均衡的误差保护。我们通常可以采用码组加以实现,但卷积码的应用允许采用软件决策和信道状态信息进行ML解码。在带有存储器的信道,如移动信道中,必须考虑辅助的数字交织器和数字去交织器。图1所示为实现信道编码相应算法的两个TMS320C25数字信号处理器(DSP)。

适用于移动图像传输的编解码器

ISDN环境下,应采用H.261推荐的应用于移动图像的源编解码器,并加以标准化。对于单个B信道(64kbps),数据率是固定的;而对于介于8至16kbps的数据率,则需要更有效的算法。图2所示为适用于p×8kbps的源编解码器。下面将详细描述该编解码器的工作过程,并指出其与H.261编解码器的主要差异。

输入图像采用QCIF格式,亮度信号(Y)具有180×144像素的空间分辨率,而色度分量(U和V)具有90×72像素的空间分辨率,并且时间分辨率可从50Hz降至6.25Hz(降低8倍)。这些操作可在辅助的预处理阶段完成。

编解码器可分为移动估计部分和预测误差的编码阶段。在图2所示的实例中,QCIF图像作为将输入图像分成396个8×8像素的码组生成阶段的输入信息。下一阶段,每个码组的移动估计(ME)可通过计算输入图像(也称为原始图像)的亮度块和最后一个编码及解码图像(预测图像)之间的均方误差(MSE)得到。原始图像的每个码组与预测图像中40×40像素的视窗相对应,该视窗中部为原始图像的码组位置。如果视窗中特定位置的数目一定,将计算原始和预测码组的均方误差,结果为最小均方误差的位移向量。

在典型视频电话应用中,移动目标(即电话持有者)的几何尺寸大于码组长度。每个码组中MSE的最小化将使得移动目标出现非均匀向量场,而辅助的后续处理阶段将利用基于模型的算法清除该向量场。在本例中,我们将从MSE的向量入手,计算目标移动方向的最大概率。该操作将有助于得到更为均质的向量场,并从主观上进行更好的重建,同时在编码器和解码器的预测存储器中进行运动补偿。

该操作的另一优点在于能减少微分编码运动向量的比特数目,减少的比特数大于对较大预测误差进行编码所需的额外比特数。编码器控制阶段可观察每帧消耗的比特数目,而且属性集和移动向量编码必需的比特数将从每帧总比特数中除去,剩余的比特数用于对码组的预测误差进行编码。

DPCM(微分脉冲编码调制)循环执行编码,原始图像中每个码组的MSE采用固定门限进行分类和比较,以执行帧内/帧间决策。MSE超过门限的码组将在帧内编码。在H.261编解码器中,码组将在频域内应用离散余弦转换(DCT)进行转换。非零系数的线性量化和零系数的运行长度编码可减少下端码组的比特数。

MSE低于帧内/帧间门限的码组在帧间进行编码。传输MV和DCT信息之后,在每个帧间码组中计算的比特总数除以该帧剩余的比特数,就得到能在该帧中编码的码组数目。与H.261概念相反,一旦帧内DCT完成,码组差异就在该时段进行编码,包括自适应量化和属于该码组的特殊结构的编码。

首先必须确定码组中像素差异的概率密度函数。之后,通过计算门限及其替代值,设计第3阶段的对称量化器,并将3个替代值传输至解码器。每个8×8微分码组使用该量化函数进行量化,并分成16个2×2码组。在这些2×2码组中,只可能存在34=81个替代值组合,这些替代值组合称为结构。计算显示,这81个结构可只用31个结构来表达。在本例中,只需传输一个5比特宽的索引即可在接收侧重构这31个结构。上述过程是向量量化的一种特殊形式。

源编码序列可通过多路复用(MUX)如下的单独编码参数获得:码组中运动对象的掩码、运动向量、码组的地址信息、DCT系数、替代值和2×2码组结构编码的四叉树信息及其索引。每个参数集具有不同的概率密度,每个参数集中熵编码器的引入可进一步减少50%的比特数。典型应用中可利用不同的Huffman表或算术编码器实现熵编码。

源解码器是源编码器的一个部分,由应用于帧间编码码组的DPCM循环、反DCT变换和预测存储器组成。在对收到的序列进行熵解码之后,可使用解码运动向量在预测存储器中计算运动补偿。在解码帧内码组(IDCT)和帧间码组之后,将在编码器和解码器侧的SC-1中显示重构图像。

高级源编解码器结构

目前,世界各地均在研究高级编解码器结构,主要目标是将面向码组的算法转向面向对象的算法。面向码组编解码器的最主要缺陷在于容易出现阻塞和蚊式效应(mosquito effect)这样的误差。图3描述了用于图像序列编码的配置方案,这是一种基于面向对象的分析和综合方法。在该方法中,原始输入图像分解成多个对象,而每个对象在图像分析和综合阶段使用形状、运动和颜色(亮度和色度)参数进行描述。因此,这种算法可以描述不同的模型类型(及二维、三维、刚性和非刚性对象),对于无法建模的对象则视为无效模型。

形状信息具有像素级精确度,可使用多边形和样条逼近方法进行编码,这容易导致在一、两个像素之间出现不可见的形状误差。运动信息具有半个像素的精确度。对于无效模型的编码,目前正在研究不同的方法。任何对象的解码参数集要作为图像综合阶段的输入信息。如果在分析和综合编解码器中的对象被视为码组集,那么分析和综合编解码器就与混合编解码器方案完全相同。

基于多处理器系统的源编解码器的实现

实现复杂算法的系统不能采用标准IC、PLD或LCA(逻辑单元数组)进行设计,因为该系统不够紧凑合理,也不具备成本效益。

灵活的硬件应包括可编程信号处理器。使用专门设计的高数据率单指令多数据(SIMD)结构就是其中的一种解决方案,这些处理器均配置了适用于标准视频算法的微代码程序。为实现图像编解码器的算法,需要高性能的数字信号处理器及其开发工具。DSP也应能利用高级语言进行编程,并提供支持多信号处理器系统的程序库。这有利于通过添加处理器扩展简单的系统,获得更强的计算能力,并保证对图片进行实时编码。图4显示了该类系统。

该系统由5个通过其通信端口相互链接的C40和快速存储图像的全局存储器组成。这些端口以“辐条轮”的形式相互链接,轮轴即为主处理器。每个从处理器具有3个并行端口,可用来同其他C40或专用图像编码部件进行通信,以形成更为复杂的并行处理器系统。主DSP使用其6个通信端口中的一个与PC进行通信,另一端口用于在视频编解码器和A/D及D/A转换器之间进行数据传输。其余4个通信端口连接到从处理器,而主PC机在调试阶段充当开发平台。JTAG接口将所有的处理器连接在一起,并由仿真软件控制。在以后的版本中,PC将用作图像编解码器的控制接口,而且压缩的视频片断可存储在PC机的硬盘上,并应用于几项后续处理中。

在多DSP系统上实现算法之前,必须将该算法拆分成多个任务。“自写入操作系统”支持多DSP系统上任务的分配,而主DSP则控制这个通常由图像帧速率决定的进程。控制字在通信端口上发送,而数据在全局存储器或并行端口上交换。


关闭】 【打印
相关专题  
嵌入式系统
IC设计
工业控制
消费电子
测试测量
存储器
数控系统
汽车电子
电源系列
软件开发
综合电子技术
军工/航空航天
开发工具
通信产品
嵌入式开发新闻
SOPC
安防产品
嵌入式硬件
应用产品
CPLD/FPGA
嵌入式软件
接口电路
医疗电子
传感控制
AD/DA

© 2007 百斯嵌入式开发网 网站地图