随着晶圆制作工艺向0.1微米技术迈进和制造设备向300mm晶圆升级，越来越多的IC设计公司和集成器件制造商(IDM)正转向系统级和芯片级SoC设计。另一方面，设计方式的改变和工艺技术的进步已经导致在物理验证和可制造设计(DFM)方面发生了十分重要的改变。本文将探讨在出带(tape-out)运作方面目前和未来的设计自动化前景，并分析了设计公司和芯片制造商采用越来越不同的设计自动化方法的原因。

成本是促进人类改革创新的最根本的市场推动力，对设计创新和制造工艺进步而言也是如此。独创性SoC设计已经降低了多芯片封装和PCB制造的成本。随着近来工艺技术的进步，将多个知识产权(IP)模块、数字逻辑设计、存储器、模拟电路甚至光学元件集成到单一SoC芯片中已日益可行。另一方面，越来越高的工艺开发成本已导致更多的IDM关闭了运营成本越来越高的西方半导体制造工厂，转而在成本低廉的亚洲地区建立合资制造企业。尽管我们对当前的市场衰退进行了深入研究，并看到对制造设备的投资下降了，但亚洲地区的制造业却仍在以更快的步伐推动技术进步，并以更快的速度革新工艺。

DFM：先进DSM设计与制造的事实标准

正当半导体制造商努力实现美国半导体工业协会(SIA)制订的国家半导体技术发展蓝图(NTRS)所规定的技术引进时间表时，设备制造商们也提出了很相似的设备供应时间表。由于还没有高端制造设备，半导体制造商不得不独辟蹊径开发新的半导体工艺，以及采用新的可制造设计技术，如光学近似修正(OPC)，见图1。这就是近来深亚微米DFM越来越成为热门话题的一个主要原因。对半导体制造商来说，对DFM的日益关注和其重要性的不断增加已使得DFM的主要角色和责任从设计部门转到了制造部门。

纯设计公司的DFM趋势

最新IP的供应越来越多、在DSM领域缺乏足够的有经验设计工程师、工艺技术不断改进和成熟和日益增加的面市时间压力，是使SoC设计比传统芯片设计更具吸引力的几个因素。近来出现了许多新兴的纯设计公司，他们虽有很好的产品和构想，但却缺乏经验丰富的设计工程师和启动资金，而且还要面对将产品尽快推向市场的压力。因此，他们更需要像Artisan和明导资讯那样的IP库供应商和像 D2W、Cadence和Mentor Consulting那样的设计服务供应商。这些设计公司将成为市场的发展重点，如果他们可以不考虑DFM问题和采用Xilinx或Actel的FPGA来验证产品。在批量生产时考虑到成本因素，最终的产品仍有可能采用SoC形式。甚至像Level One和Cyrix那样成名已久的设计公司也可能更愿意自己对出带进行设计规则检查，并把GDSII数据交给半导体制造商，而不愿自己处理有关的DFM问题。诸如数据分割和几何尺寸控制方面的出带工作很可能由半导体制造商或掩膜供应商处理。

IDM的出带和DFM工作

IDM的出带操作通常在内部完成。后端自动设计流程通常包含手动输入几何版图或自动布局和布线，紧接着进行LVS(版图和原理图)验证和拓朴设计规则检查(DRC),然后是数据预备和数据分割，最后在将其送到掩膜公司制作之前进行数据修订或DFM处理。

DFM处理包括尺寸调整、边沿修整和在分割数据中加入散射栅。随着系统和芯片设计复杂性日渐提高，物理验证和DFM的难度也越来越大。必须对各种各样的IP块、嵌入式存储器、逻辑和模拟电路按DFM要求分别进行优化。例如，对高速逻辑设计而言，另一种相移掩膜方法成本效益比更高，这种方法采用了Numerical Technology、ASML-Masktool或明导资讯提供的软件。

通过手工添加相位转换器，存储器单元设计可针对制造进行更高效的优化，就象日本和韩国的DRAM制造商已经实现的那样。对于IDM而言，由于IDM完全控制着SoC的设计方法和制造工艺，因此针对DFM的一种高效设计自动优化方法是通过对SoC设计中的每一功能芯片进行选择性优化来实现的。这一方法同样适用于物理验证，这里采用不同的策略和优化技术来优化DRC和设计方法。在SoC设计中，如何对每一功能块进行分层设计将在很大程度上影响出带和DFM。因此，独立设计和整合LVS、DRC及DFM流程对设计和出带而言是十分必要的。这也就是Calibre的紧密整合型EDA工具越来越受到欢迎的原因。

代工厂中的出带和DFM工作

随着半导体制造商被迫承担更多的设计责任，以及在制造时要考虑的因素越来越多，许多代工厂不得不在DFM和物理验证方面担任更为重要的角色并承担更多责任。不过，由于数据保密和知识产权方面的考虑，代工厂往往只能从客户那里得到已经处理过的数据。处理这些不能恢复到本来形式的数据的复杂性极高，这意味着针对出带和DFM的分层设计优化工作不可能由代工厂来完成。更糟糕的是，DFM必须采用最先进的工艺技术，并已成为制造程序的一个基本部分。因此，代工厂将以一种更高整合度的方法来联合执行DFM、数据准备和数据分割。这将导致由代工厂完成的DFM设计自动化效果不如IDM，并将延伸到多处理器、多线程和分布式计算领域。这就是代工厂之所以采用比IDM更严格的工艺规范的原因。

EDA技术进步改善了出带和DFM设计

代工厂出带面临的挑战可部分地借助先进的EDA软件来解决，这种软件即便只有最少的分层信息也能进行分层重建。从理论上来说，操作系统和EDA应用软件所具有的64位寻址能力可以处理任何比现有硬件存储器配置更大的设计任务。这种硬件和软件方面的进步对于处理现在和未来的出带工作是必不可少的。诸如选择性边沿修整和散射栅之类的DFM工作增添了额外的复杂因素并极大地增加了数据量，因此应当在对设计进行了DRC检查后予以处理。具有前端设计经验和工艺制造知识的设计工程师在处理复杂的SoC设计时是一大额外优势，他们在公司的设计资源中占有举足轻重的位置。不过，除非出现人工智能化的EDA软件，否则DFM问题仍将由代工厂的出带部门来解决，并且只有那些最优秀的工程技术人员才能轻松自如地解决它。

本文小结

随着设计公司、IDM和代工厂之间的职责差异越来越大，他们的出带操作差异也越来越大。由于从设计公司或IDM流向代工厂的信息很有限，因此EDA公司必须参与进来弥合这一空隙。今天，为了便于设计公司和代工厂之间的沟通，已经有越来越多的代工厂设立了EDA部门，越来越多的无晶圆设计公司也拥有了代工厂。只有无晶圆设计公司和代工厂之间保持适当的信息流通才能确保全部设计信息无缝地流向制造商，尽管这种信息流往往会面临保护彼此知识产权的挑战。