|
| 出处：嵌入式技术网 时间： 2007-11-15 |
|
微型成为时尚
有些公司已经进行（也可能正计划进行）把基于ASIC的微处理器或DSP芯核，与可编程逻辑阵列集成组合在一块芯片上（参考文献9）。这些厂家包括Chameleon Systems公司（www.chameleon systems.com）、Malleable Technologies公司（www.malleable com）、Morphics Technology公司（www.morphics.com）、Quick Silver Technology公司（www.quick silvertech.com）及Triscend公司（www.triscend.com）。单片可编程逻辑器件有多种用途：可以立即解决否则要在系统板上做成分立的"胶合逻辑器件"，作为适配协处理器，或实现外设功能的用户专用集。
与Triscend公司一样，Semiconductor Design Solutions公司也把其现场可编程系统做在一块8051芯核的单个芯片上（FIPSOC）（表2）。模拟的和数字的外设子系统都是用户可编程的。每个数字宏单元包括四个4输入查表和四个触发器。可配置的模拟电路块就能实现专用功能，如差分放大，比较和数据转换。该公司就用这些块搭成电路，用作信号调节前端，而不是像更常用的模拟应用中那样。三重阵列配置存储器板使你能在FIPSOC运行中下载新的位流，并迅速地部分地或全部地完成器件的重新配置。
在这越来越拥挤的赛跑中，Atmel公司以其第一个2.7V现场可编程系统级IC（FPSLIC）系列而成为角逐新手。所有的器件都有一个30MIPS以上的AVR RISC微控制器芯核，在其上Atmel公司又加了一个专用的硬件乘法单元，32千字节 的用户可分隔代码和数据RAM、多引脚封装上的SPI、两个UART、两个8位的实时计数器、一个16位定时器／计数器，一个看门狗计时器和一个实时时钟。这种可编程逻辑阵列有576到2304个逻辑单元（估计10000至40000个门）和4.6至18.4千位的专用RAM，是以Atmel公司的AT40K FPGA中派生出来的。在CPU和FPGA之间的通信信道，有多到四个FPGA生成的中断。
要把单片系统的广告变成现实，设计工具的支持至少与半导体器件的能力同样重要。Atmel公司的System Designer(系统设计师)工具集，把厂家的IDS FPGA合成及布局-路由软件与Studio AVR编译程序组合在一起。System Designer也把Mentor Graphics公司（www.mentorg.com）的功能互-验难工具和Model Technologies公司（www.model.com）的仿真器和波形观察器合在一起（图4）。AT40K FPGA结构自然适用于适配性硬件加速功能，而且System Designer还能使你快速地鉴定多个硬件对软件的分隔方案，而用不着在线仿真器或试验板上进行。
更为通用的方案
选择一个专项应用的标准产品，例如Atmel公司、Lucent公司或Quicklogic公司的某个器件作借鉴，在你设计自己的专用片子而用其他方法派生时，你就会从中获得不同的受益。你不必担心NRE的费用、最低产量要求及昂贵的设计工具，上市的时间以及首次功能风险。你还可以避开在剩下设计中涉及到购买、修改及知识产权（IP）等潜在的麻烦事情。但是，有时买来的现成片子并不适合你的要求；可能缺少你设计中要求的某些性能，也可能含有许多你不需要也不愿为之付出代价的功能等等。
LSI Logic公司是一家ASIC生产厂家，并成了可编程逻辑IP的供应商，还同Adaptive Silicon公司结成伙伴关系（参考文献10）。LSI Logic公司在其0.18μmG12加工工艺基础上开始提供可编程逻辑器件嵌入芯核的能力。Adaptive Silicon公司逻辑单元的技术继承又延伸回到National Semiconductor公司的Clay和NAPA结构（www.national.com/appinfo/milaero/napa1000），以及Concurrent Logic公司的技术，而这又成为Atmel公司AT6000系列的基础。
LSI Logic公司和Adaptive Silicon公司目前与为数不多的几家用户对半导体器件和设计软件做了第一步的测试；两家公司希望在明年上半年能把范围加大。与更为通用的多路复用逻辑单元或查表逻辑不同，LSI Logic公司选择用Adaptive Silicon公司的半加器单元，这种单元能与算法专用电路很好地协调。更为通用的设计也要求更完备的路由资源，但与Adaptiver Silicon公司的结构，就未必能有效地配合。
这两家公司都看到了嵌入芯核会有一系列的应用项目。这些应用包括可以为多种系统配置服务的通用ASIC，方法是将逻辑器件的子集置入可编程门电路，或是现场可重编程的ASIC，以此应对不断演变的标准或查定故障。可重配置计算是另一种可能的使用模式，而且即使你的目标是百分之百的用ASIC做的片子，也可以用混合器件使产品迅速上市。查定故障是这些方案中可行性最差的，因为当你完成ASIC时，你并不知道以后问题会出在什么地方。不过，你可以把可编程逻辑器件放在风险特别大的ASIC附近，并希望片上的互连足以弥补设计上其余部分的FPGA 阵列。
从历史的角度看，设计软件的开发时间滞后了新的可编程逻辑结构的推出。不过，由于国防高级研究课题开发署多年来的认可，曾在National Semiconductor公司工作过的Adaptive Silicon公司的工程师们，一直都既不缺时间，也不缺资金。Atmel公司也把FPGA IP的能力推荐给愿意试做的用户，该公司的官员们相信，根据ASIC电路的规模，他们能够以较好的性能价格比集成可编程逻辑芯核，其门数达到10000至80000门（576至4608个逻辑单元）。与该公司用AVR做的混合式片子一样，Atmel公司将把AT40K FPGA作为ASIC上嵌套FPGA的产品基础。
|
| 【关闭】 【打印】 |
|
|
|
|
