随着无线标准不断出现，未来的设备需要支持多种空中接口和调制格式。软件无线电(SDR)技术支持了这种功能。它采用跨越多种标准的可配置硬件平台。由于这些能力，虽然软件无线电还难以做到，人们一直吹捧它是基站超级解决方案。然而，随着现场可编程门阵列(FPGA)技术和知识产权(IP)核心的发展，SDR正逐渐变成现实。

软件无线电要求支持多种调制格式或波形。为开发每种波形，设计人员必须付出大量设计和调试时间。他们还必须具有波形架构、硬件和软件的专业经验。典型情况是，架构将分成通用处理器(GPP)、数字信号处理器(DSP)和专用硬件(实现于现场可编程门阵列中)。

现在，FPGA可以担负起波形实现中所要求的多种计算任务。现场可编程门阵列有一些帮助系统设计人员在SDR系统中迅速实现、仿真和测试波形的相关工具。这些系统级工具被用于将详细的HDL代码变为更高水平的模组、块架构设计。这一步得益于市场上可到得各种通信DSP和嵌入式处理器IP核心，它们可被用于功能性设计。

最后，IP核心被集成于系统级工具。这种集成加上工具的互通性，使从实现阶段到仿真阶段、到测试阶段直至完成波形实现的转换速度更快。因而，各阶段的迅速转换，转变为设计人员更快的开发周期。通常，它将最终可缩短50%或更多时间。

软件无线电是Joint Tactical Radio System (JTRS)创新发明的技术，它致力于开发软件可编程无线电，支持美国军事业务并与联合武装力量和同盟国无缝实时通信。JTRS的功能性和扩展性建立于开放架构框架，它被称为软件通信架构。

JTRS终端必须支持25种特定空中接口或波形的动态加载。典型地，这些波形比用于民用领域的波形更为复杂。FPGA具有针对这些要求的必须的处理能力和灵活性。与此同时，它们符合分配给系统的功率要求。

凭借着不断增加的灵活性和通信安全性，SDR也很适于军事领域之外的应用。通过兼具现场硬件和软件的可重配置能力，SDR技术必须支持多种空中接口和调制格式——如同未来无线设备必须支持这种空中接口一样。实现SDR的典型平台包括具有先进设计软件的可编程逻辑，以及广泛的知识产权。低成本、高性能FPGA现在具有经济地实现SDR应用所要求的能力。本文将描述一种经过优化的FPGA SDR系统。

图1说明了一个基于SDR的3G基站的硬件部分。这类基站可重配置以支持多种标准。然而，为了重新配置整个系统，SDR基站应执行该数字域的所有信号处理任务。当然，目前一代宽带数据转换器还不能支持跨越不同无线标准所要求的处理带宽和动态范围。结果是，模数转换器(ADC)和数模转换器(DAC)通常工作于中频(IF)。单独的带宽模拟前端被用于后来的无线电频率阶段信号处理。

数字IF将数字信号处理的范围扩展至基带域之外，扩展到RF域的天线系统。该解决方案提高了系统灵活性，同时降低了制造成本。相较于传统的模拟技术，数字频转换提供了更大的灵活性和更高的性能(就衰减和选择性而言)。FPGA提供了高度灵活性以及集成平台，以实现包括数字上变频器和/或下变频器的计算密集型数字IF功能。与此同时，降低了引入如DPD、CFR和智能天线等新技术带来的风险。

在基带处理元素和上变频器之间常常要求数据格式化。这种格式化可以在上变频器前端无缝加入(图2)。这项技术向上变频器提供了完全客户化的前端。它还支持高带宽输入数据的管道化。客户逻辑或软件核心嵌入式处理器，如Nios处理器，可被用于控制上变频器和基带处理元素之间的接口。

在数字上变频中，输入数据在用可调载频进行正交调制之前，经过基带过滤和内插值。为实现新内插基带、限定脉冲反应(FIR)过滤器，必须首先进行速度与面积的折衷。这种折衷将得到针对某一特定标准的最佳的固定的或适应性过滤器架构。此外，可采用数字控制振荡器核心。这些核心将产生具有非常高性能和超过115 dB 的无寄生动态范围的更广泛的架构。视必须支持的频率分配数不同，在可编程逻辑器件中可容易地示例说明多个数字上变频器。

振幅因子也必须加以考虑。第三代(3G)码分多址(CDMA)系统和多承载系统，如正交频分多路复用(OFDM)，展示了具有高振幅因子(峰值与平均值的比率)的信号。这种信号大大降低了用于基站的功率放大器(PA)的效率。

3G标准和其高速移动数据版本也采用了不恒定包络调制技术，实例包括正交相移键控(QPSK)和正交振幅调制(QAM)。这些技术对功率放大器提出了严格的线性要求。

在包括DSP块的FPGA中，可以有效实现DPD线性化技术。这种技术包括查找表和多项式方案。DSP块中的乘法器达到380 MHz的速率。它们也可有效时间共享以实现复杂的乘法。当FPGA被用于SDR基站，它可以被重新配置以实现DPD算法。那种算法将对用于特定标准的功率放大器进行有效线性化处理。

在接收器侧，数字中频技术可被用于数字域的IF信号采样并进行管道化和采样速率转换。高频IF信号(典型地为100+ MHz)可采用欠采样技术被量化。对于SDR应用，记住不同标准具有不同的芯片/比特速率。结果是，要求非整数采样速率转换以将采样数转换为任意一种标准基础芯片/比特速率的整数倍(图3)。

为支持更高的数据速率，无线标准通过引入先进的基带处理技术不断演进。这些技术包括适应性调制和编码、时空编码(STC)、波束赋形和多出多入(MIMO)天线技术。为支持这种计算密集型算法，基带信号处理设备要求很大的处理带宽。FPGA被证明在这些应用中十分成功。例如，现场可编程门阵列已被用于针对HSDPA和波整赋形的信道编码。

此外，基带元件要很灵活。它们必须支持在同一标准各个增强版本之间迁移以及支持完全不同标准的能力所要求的SDR功能。可编程逻辑与软核心处理器和IP块结合，还使在现场提供远程升级成为可能。图4说明了FPGA可被针对于W-CDMA/HSDPA或IEEE 802.16a标准轻松配置，以支持基带传输出功能的实例情形。这种支持可通已有的IP功能获得，如turbo编码器、Reed-Solomon编码器、符号交织器(symbol interleaver)、符号mapper和反向快速傅利叶变换(IFFT)。

附表给出了必须实现的波形和预计逻辑电路使用略表。注意针对每一波形的逻辑电路大小范围很广，这一点很重要。一些新提出的波形大大增加了逻辑电路。

通过使用硬件进行波形处理，可以由软件获得专用硬件的计算效率。如果这些波形以软件实现，它们将要求具有数百MIPS处理能力的处理器。虽然对固定应用这样的能力很实际，但对于JTRS规范第5类所要求的移动和个人(man-pack)应用就成问题了。

SDR基带处理常要求使用处理器和FPGA(图5)。在这种情形下，处理器处理系统控制和配置功能。FPGA实现了计算密集型信号处理数字路径(datapath)和控制。因而它降低了系统中的延迟。为了支持不同标准，处理器可以在软件的主要部分之间动态转换。与此同时，FPGA可被完全重新配置，这一点十分必须，以实现特定标准的数据路径。

FPGA协处理器与广泛的数字信号和通用处理器存在接口。为此，它们提供了更高的系统性能和更低的系统成本。同时，自由选择在哪里实现SDR算法也提高了灵活性。

图6显示了作为纯软件处理器和作为软件控制、硬件加速协处理器实现数字预矫正算法的一小部分结果。对于本例，可看到10倍的提高。记住改进特别依赖于应用和架构。然而，显然结合使用软件算法和硬件协处理器对于SDR波形处理还存在潜力。这种潜力显示了FPGA所固有的极大的灵活性。

现在人们对于软件无线电表现出日益浓厚的兴趣。日益浓厚的兴趣源于军方的要求以及对可用频谱更有效使用的需求。与此同时，对于采用软件和硬件灵活解决方案的需求也日益增加。当与软核微处理器、IP核和软件加速协处理器一同使用时，FPGA成功地提供了一种实现灵活的软件无线电的方法。