串扰和功耗是当代IC设计中非常难解决的问题，它将要求目前的芯片设计流程为之做出重大的改变，Synopsys公司特征提取和信号完整性研发部总监Li-Pen Yuan最近表示。Yuan在今年4月于美国加州举行的电子设计流程(EDP-2004)与方法会议上专门对此发表了主题演讲。

Yuan表示，“未来设计将产生很多噪音，这一问题覆盖整个芯片和系统。用以往的分割方法来解决这一问题将变得非常复杂。”

Yuan指出，某些问题能够通过修补现有设计系统进行解决，这些问题包括热电流效应和信号电迁移。其它问题(如时序)能够通过利用更多的信息来解决。但一些问题改变了当前软件系统的基本前提，如多电源电压或多模式功率设计。此外，包括串扰和阻性屏蔽在内的一些问题则对设计流程的基本前提发出了挑战。

由于串扰引入了信号之间的空间相关性，因此串扰问题很难解决。Yuan指出：“以前你只需要考虑逻辑相关性，但如今你必须检查布线的物理接近问题。”为了解决这一问题，IC设计师必须考虑布线方案、驱动能力、时钟域和时序窗口，而这导致设计复杂度以指数级飙升。

Yuan还表示，串扰分析需要考虑数字电路的非线性行为，需要具备更多属性的模型，要求额外的物理和时序约束，以及要求更多地保持乐观。此外，他还指出，“串扰对分层设计方法也是一个致命的打击。许多在层次化设计流程中做出的假设现在必须重新修订。”

没有一个单独的步骤或工具能够解决串扰问题，Yuan强调。一个考虑到串扰的设计流程必须包含布局、全局布线和工程更改单(ECO)。积极的预防和校正措施必须与时序、功耗和面积等指标一起进行综合考虑。

Yuan表示，电源管理技术使得功率分析进一步复杂化了，该技术的目的是减少动态和泄漏功率。电源管理技术可能包含多种电压、时钟门控、以及关断芯片上的部分电路以节省功率的‘模式’。他强调，目前业界的确需要能进行多模式功率分析的工具。

“电源管理并不是免费午餐，电路功能的多模式控制使得电流分布梯度更为糟糕，并导致更多的感性噪音。”Yuan说。

为了进行电源噪音分析，需要在库特征化、寄生参数提取、时序分析和动态分析等方面做出一些改变。此外，还需要与电压相关的时序模型来进行与压降相关的时序分析。

“为了今后能在90纳米及以下时代继续进行数字设计，我们必须更好地理解电路的模拟行为。”Yuan指出。

不过，Yuan说，EDA工具开发商和用户需要意识到‘自动化的局限性’，用户也需要充分利用自己设计知识与工具互动，只有这样才能增强设计时的自信心。